diff options
author | Juergen Beisert <jbe@pengutronix.de> | 2012-01-02 12:44:02 +0100 |
---|---|---|
committer | Sascha Hauer <s.hauer@pengutronix.de> | 2012-01-02 13:32:14 +0100 |
commit | 3ee217a69c7341efd44f8d0b5e8c0d0f154b071a (patch) | |
tree | a269d95a42a61aa7aa0aa4569c50688fb1cab6f8 /arch/arm/mach-samsung | |
parent | 59994faae6162e0e29a0add7cd24023eac0c9580 (diff) | |
download | barebox-3ee217a69c7341efd44f8d0b5e8c0d0f154b071a.tar.gz barebox-3ee217a69c7341efd44f8d0b5e8c0d0f154b071a.tar.xz |
MACH SAMSUNG/S3C: Re-work the GPIO handling for S3C24xx CPUs
a) use the more CPU specific S3C* macro names
b) move the register description out of the way, as more recent CPUs using a
different layout and more features
Signed-off-by: Juergen Beisert <jbe@pengutronix.de>
Signed-off-by: Sascha Hauer <s.hauer@pengutronix.de>
Diffstat (limited to 'arch/arm/mach-samsung')
-rw-r--r-- | arch/arm/mach-samsung/generic.c | 3 | ||||
-rw-r--r-- | arch/arm/mach-samsung/gpio-s3c24x0.c | 31 | ||||
-rw-r--r-- | arch/arm/mach-samsung/include/mach/s3c-iomap.h | 62 | ||||
-rw-r--r-- | arch/arm/mach-samsung/include/mach/s3c24xx-gpio.h | 77 |
4 files changed, 96 insertions, 77 deletions
diff --git a/arch/arm/mach-samsung/generic.c b/arch/arm/mach-samsung/generic.c index cbe03217c4..7706be2628 100644 --- a/arch/arm/mach-samsung/generic.c +++ b/arch/arm/mach-samsung/generic.c @@ -31,6 +31,7 @@ #include <mach/s3c-iomap.h> #include <mach/s3c-generic.h> #include <mach/s3c-busctl.h> +#include <mach/s3c24xx-gpio.h> /** * Calculate the amount of connected and available memory @@ -81,7 +82,7 @@ uint32_t s3c24xx_get_memory_size(void) void s3c24xx_disable_second_sdram_bank(void) { writel(readl(S3C_BANKCON7) & ~(0x3 << 15), S3C_BANKCON7); - writel(readl(MISCCR) | (1 << 18), MISCCR); /* disable its clock */ + writel(readl(S3C_MISCCR) | (1 << 18), S3C_MISCCR); /* disable its clock */ } #define S3C_WTCON (S3C_WATCHDOG_BASE) diff --git a/arch/arm/mach-samsung/gpio-s3c24x0.c b/arch/arm/mach-samsung/gpio-s3c24x0.c index 23b2609fd9..4f1c5cca85 100644 --- a/arch/arm/mach-samsung/gpio-s3c24x0.c +++ b/arch/arm/mach-samsung/gpio-s3c24x0.c @@ -20,6 +20,7 @@ #include <io.h> #include <mach/s3c-iomap.h> #include <mach/gpio.h> +#include <mach/s3c24xx-gpio.h> static const unsigned char group_offset[] = { @@ -45,10 +46,10 @@ void gpio_set_value(unsigned gpio, int value) offset = group_offset[group]; - reg = readl(GPADAT + offset); + reg = readl(S3C_GPADAT + offset); reg &= ~(1 << bit); reg |= (!!value) << bit; - writel(reg, GPADAT + offset); + writel(reg, S3C_GPADAT + offset); } int gpio_direction_input(unsigned gpio) @@ -60,9 +61,9 @@ int gpio_direction_input(unsigned gpio) offset = group_offset[group]; - reg = readl(GPACON + offset); + reg = readl(S3C_GPACON + offset); reg &= ~(0x3 << (bit << 1)); - writel(reg, GPACON + offset); + writel(reg, S3C_GPACON + offset); return 0; } @@ -81,14 +82,14 @@ int gpio_direction_output(unsigned gpio, int value) gpio_set_value(gpio,value); /* direction */ if (group == 0) { /* GPA is special */ - reg = readl(GPACON); + reg = readl(S3C_GPACON); reg &= ~(1 << bit); - writel(reg, GPACON); + writel(reg, S3C_GPACON); } else { - reg = readl(GPACON + offset); + reg = readl(S3C_GPACON + offset); reg &= ~(0x3 << (bit << 1)); reg |= 0x1 << (bit << 1); - writel(reg, GPACON + offset); + writel(reg, S3C_GPACON + offset); } return 0; @@ -107,7 +108,7 @@ int gpio_get_value(unsigned gpio) offset = group_offset[group]; /* value */ - reg = readl(GPADAT + offset); + reg = readl(S3C_GPADAT + offset); return !!(reg & (1 << bit)); } @@ -132,9 +133,9 @@ void s3c_gpio_mode(unsigned gpio_mode) gpio_direction_output(bit, GET_GPIOVAL(gpio_mode)); break; default: - reg = readl(GPACON); + reg = readl(S3C_GPACON); reg |= 1 << bit; - writel(reg, GPACON); + writel(reg, S3C_GPACON); break; } return; @@ -143,12 +144,12 @@ void s3c_gpio_mode(unsigned gpio_mode) offset = group_offset[group]; if (PU_PRESENT(gpio_mode)) { - reg = readl(GPACON + offset + 8); + reg = readl(S3C_GPACON + offset + 8); if (GET_PU(gpio_mode)) reg |= (1 << bit); /* set means _disabled_ */ else reg &= ~(1 << bit); - writel(reg, GPACON + offset + 8); + writel(reg, S3C_GPACON + offset + 8); } switch (func) { @@ -160,10 +161,10 @@ void s3c_gpio_mode(unsigned gpio_mode) break; case 2: /* function one */ case 3: /* function two */ - reg = readl(GPACON + offset); + reg = readl(S3C_GPACON + offset); reg &= ~(0x3 << (bit << 1)); reg |= func << (bit << 1); - writel(reg, GPACON + offset); + writel(reg, S3C_GPACON + offset); break; } } diff --git a/arch/arm/mach-samsung/include/mach/s3c-iomap.h b/arch/arm/mach-samsung/include/mach/s3c-iomap.h index 4f713bed87..9e867f8a34 100644 --- a/arch/arm/mach-samsung/include/mach/s3c-iomap.h +++ b/arch/arm/mach-samsung/include/mach/s3c-iomap.h @@ -32,7 +32,7 @@ #define S3C_WATCHDOG_BASE 0x53000000 #define S3C2410_I2C_BASE 0x54000000 #define S3C2410_I2S_BASE 0x55000000 -#define S3C24X0_GPIO_BASE 0x56000000 +#define S3C_GPIO_BASE 0x56000000 #define S3C2410_RTC_BASE 0x57000000 #define S3C2410_ADC_BASE 0x58000000 #define S3C2410_SPI_BASE 0x59000000 @@ -67,63 +67,3 @@ #define S3C_UART2_SIZE 0x4000 #define S3C_UART3_BASE (S3C_UART_BASE + 0x8000) #define S3C_UART3_SIZE 0x4000 - -/* GPIO registers (direct access) */ -#define GPACON (S3C24X0_GPIO_BASE) -#define GPADAT (S3C24X0_GPIO_BASE + 0x04) - -#define GPBCON (S3C24X0_GPIO_BASE + 0x10) -#define GPBDAT (S3C24X0_GPIO_BASE + 0x14) -#define GPBUP (S3C24X0_GPIO_BASE + 0x18) - -#define GPCCON (S3C24X0_GPIO_BASE + 0x20) -#define GPCDAT (S3C24X0_GPIO_BASE + 0x24) -#define GPCUP (S3C24X0_GPIO_BASE + 0x28) - -#define GPDCON (S3C24X0_GPIO_BASE + 0x30) -#define GPDDAT (S3C24X0_GPIO_BASE + 0x34) -#define GPDUP (S3C24X0_GPIO_BASE + 0x38) - -#define GPECON (S3C24X0_GPIO_BASE + 0x40) -#define GPEDAT (S3C24X0_GPIO_BASE + 0x44) -#define GPEUP (S3C24X0_GPIO_BASE + 0x48) - -#define GPFCON (S3C24X0_GPIO_BASE + 0x50) -#define GPFDAT (S3C24X0_GPIO_BASE + 0x54) -#define GPFUP (S3C24X0_GPIO_BASE + 0x58) - -#define GPGCON (S3C24X0_GPIO_BASE + 0x60) -#define GPGDAT (S3C24X0_GPIO_BASE + 0x64) -#define GPGUP (S3C24X0_GPIO_BASE + 0x68) - -#define GPHCON (S3C24X0_GPIO_BASE + 0x70) -#define GPHDAT (S3C24X0_GPIO_BASE + 0x74) -#define GPHUP (S3C24X0_GPIO_BASE + 0x78) - -#ifdef CONFIG_CPU_S3C2440 -# define GPJCON (S3C24X0_GPIO_BASE + 0xd0) -# define GPJDAT (S3C24X0_GPIO_BASE + 0xd4) -# define GPJUP (S3C24X0_GPIO_BASE + 0xd8) -#endif - -#define MISCCR (S3C24X0_GPIO_BASE + 0x80) -#define DCLKCON (S3C24X0_GPIO_BASE + 0x84) -#define EXTINT0 (S3C24X0_GPIO_BASE + 0x88) -#define EXTINT1 (S3C24X0_GPIO_BASE + 0x8c) -#define EXTINT2 (S3C24X0_GPIO_BASE + 0x90) -#define EINTFLT0 (S3C24X0_GPIO_BASE + 0x94) -#define EINTFLT1 (S3C24X0_GPIO_BASE + 0x98) -#define EINTFLT2 (S3C24X0_GPIO_BASE + 0x9c) -#define EINTFLT3 (S3C24X0_GPIO_BASE + 0xa0) -#define EINTMASK (S3C24X0_GPIO_BASE + 0xa4) -#define EINTPEND (S3C24X0_GPIO_BASE + 0xa8) -#define GSTATUS0 (S3C24X0_GPIO_BASE + 0xac) -#define GSTATUS1 (S3C24X0_GPIO_BASE + 0xb0) -#define GSTATUS2 (S3C24X0_GPIO_BASE + 0xb4) -#define GSTATUS3 (S3C24X0_GPIO_BASE + 0xb8) -#define GSTATUS4 (S3C24X0_GPIO_BASE + 0xbc) - -#ifdef CONFIG_CPU_S3C2440 -# define DSC0 (S3C24X0_GPIO_BASE + 0xc4) -# define DSC1 (S3C24X0_GPIO_BASE + 0xc8) -#endif diff --git a/arch/arm/mach-samsung/include/mach/s3c24xx-gpio.h b/arch/arm/mach-samsung/include/mach/s3c24xx-gpio.h new file mode 100644 index 0000000000..c83597410c --- /dev/null +++ b/arch/arm/mach-samsung/include/mach/s3c24xx-gpio.h @@ -0,0 +1,77 @@ +/* + * Copyright (C) 2011 Juergen Beisert, Pengutronix + * + * This program is free software; you can redistribute it and/or + * modify it under the terms of the GNU General Public License as + * published by the Free Software Foundation; either version 2 of + * the License, or (at your option) any later version. + * + * This program is distributed in the hope that it will be useful, + * but WITHOUT ANY WARRANTY; without even the implied warranty of + * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the + * GNU General Public License for more details. + */ + +#ifndef __MACH_S3C24XX_GPIO_H +# define __MACH_S3C24XX_GPIO_H + +#define S3C_GPACON (S3C_GPIO_BASE) +#define S3C_GPADAT (S3C_GPIO_BASE + 0x04) + +#define S3C_GPBCON (S3C_GPIO_BASE + 0x10) +#define S3C_GPBDAT (S3C_GPIO_BASE + 0x14) +#define S3C_GPBUP (S3C_GPIO_BASE + 0x18) + +#define S3C_GPCCON (S3C_GPIO_BASE + 0x20) +#define S3C_GPCDAT (S3C_GPIO_BASE + 0x24) +#define S3C_GPCUP (S3C_GPIO_BASE + 0x28) + +#define S3C_GPDCON (S3C_GPIO_BASE + 0x30) +#define S3C_GPDDAT (S3C_GPIO_BASE + 0x34) +#define S3C_GPDUP (S3C_GPIO_BASE + 0x38) + +#define S3C_GPECON (S3C_GPIO_BASE + 0x40) +#define S3C_GPEDAT (S3C_GPIO_BASE + 0x44) +#define S3C_GPEUP (S3C_GPIO_BASE + 0x48) + +#define S3C_GPFCON (S3C_GPIO_BASE + 0x50) +#define S3C_GPFDAT (S3C_GPIO_BASE + 0x54) +#define S3C_GPFUP (S3C_GPIO_BASE + 0x58) + +#define S3C_GPGCON (S3C_GPIO_BASE + 0x60) +#define S3C_GPGDAT (S3C_GPIO_BASE + 0x64) +#define S3C_GPGUP (S3C_GPIO_BASE + 0x68) + +#define S3C_GPHCON (S3C_GPIO_BASE + 0x70) +#define S3C_GPHDAT (S3C_GPIO_BASE + 0x74) +#define S3C_GPHUP (S3C_GPIO_BASE + 0x78) + +#ifdef CONFIG_CPU_S3C2440 +# define S3C_GPJCON (S3C_GPIO_BASE + 0xd0) +# define S3C_GPJDAT (S3C_GPIO_BASE + 0xd4) +# define S3C_GPJUP (S3C_GPIO_BASE + 0xd8) +#endif + +#define S3C_MISCCR (S3C_GPIO_BASE + 0x80) +#define S3C_DCLKCON (S3C_GPIO_BASE + 0x84) +#define S3C_EXTINT0 (S3C_GPIO_BASE + 0x88) +#define S3C_EXTINT1 (S3C_GPIO_BASE + 0x8c) +#define S3C_EXTINT2 (S3C_GPIO_BASE + 0x90) +#define S3C_EINTFLT0 (S3C_GPIO_BASE + 0x94) +#define S3C_EINTFLT1 (S3C_GPIO_BASE + 0x98) +#define S3C_EINTFLT2 (S3C_GPIO_BASE + 0x9c) +#define S3C_EINTFLT3 (S3C_GPIO_BASE + 0xa0) +#define S3C_EINTMASK (S3C_GPIO_BASE + 0xa4) +#define S3C_EINTPEND (S3C_GPIO_BASE + 0xa8) +#define S3C_GSTATUS0 (S3C_GPIO_BASE + 0xac) +#define S3C_GSTATUS1 (S3C_GPIO_BASE + 0xb0) +#define S3C_GSTATUS2 (S3C_GPIO_BASE + 0xb4) +#define S3C_GSTATUS3 (S3C_GPIO_BASE + 0xb8) +#define S3C_GSTATUS4 (S3C_GPIO_BASE + 0xbc) + +#ifdef CONFIG_CPU_S3C2440 +# define S3C_DSC0 (S3C_GPIO_BASE + 0xc4) +# define S3C_DSC1 (S3C_GPIO_BASE + 0xc8) +#endif + +#endif /* __MACH_S3C24XX_GPIO_H */ |