1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
|
/*
* Copyright (C) 2017 Pengutronix, Steffen Trumtrar <kernel@pengutronix.de>
*
* This program is free software; you can redistribute it and/or modify
* it under the terms of the GNU General Public License as published by
* the Free Software Foundation; either version 2 of the License, or
* (at your option) any later version.
*
* This program is distributed in the hope that it will be useful,
* but WITHOUT ANY WARRANTY; without even the implied warranty of
* MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
* GNU General Public License for more details.
*
*/
#ifndef _ARRIA10_PINMUX_H_
#define _ARRIA10_PINMUX_H_
#include <mach/arria10-regs.h>
#define ARRIA10_PINMUX_SHARED_IO_Q1_1_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x00
#define ARRIA10_PINMUX_SHARED_IO_Q1_2_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x04
#define ARRIA10_PINMUX_SHARED_IO_Q1_3_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x08
#define ARRIA10_PINMUX_SHARED_IO_Q1_4_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x0c
#define ARRIA10_PINMUX_SHARED_IO_Q1_5_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x10
#define ARRIA10_PINMUX_SHARED_IO_Q1_6_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x14
#define ARRIA10_PINMUX_SHARED_IO_Q1_7_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x18
#define ARRIA10_PINMUX_SHARED_IO_Q1_8_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x1c
#define ARRIA10_PINMUX_SHARED_IO_Q1_9_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x20
#define ARRIA10_PINMUX_SHARED_IO_Q1_10_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x24
#define ARRIA10_PINMUX_SHARED_IO_Q1_11_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x28
#define ARRIA10_PINMUX_SHARED_IO_Q1_12_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x2c
#define ARRIA10_PINMUX_SHARED_IO_Q2_1_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x30
#define ARRIA10_PINMUX_SHARED_IO_Q2_2_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x34
#define ARRIA10_PINMUX_SHARED_IO_Q2_3_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x38
#define ARRIA10_PINMUX_SHARED_IO_Q2_4_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x3c
#define ARRIA10_PINMUX_SHARED_IO_Q2_5_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x40
#define ARRIA10_PINMUX_SHARED_IO_Q2_6_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x44
#define ARRIA10_PINMUX_SHARED_IO_Q2_7_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x48
#define ARRIA10_PINMUX_SHARED_IO_Q2_8_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x4c
#define ARRIA10_PINMUX_SHARED_IO_Q2_9_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x50
#define ARRIA10_PINMUX_SHARED_IO_Q2_10_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x54
#define ARRIA10_PINMUX_SHARED_IO_Q2_11_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x58
#define ARRIA10_PINMUX_SHARED_IO_Q2_12_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x5c
#define ARRIA10_PINMUX_SHARED_IO_Q3_1_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x60
#define ARRIA10_PINMUX_SHARED_IO_Q3_2_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x64
#define ARRIA10_PINMUX_SHARED_IO_Q3_3_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x68
#define ARRIA10_PINMUX_SHARED_IO_Q3_4_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x6c
#define ARRIA10_PINMUX_SHARED_IO_Q3_5_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x70
#define ARRIA10_PINMUX_SHARED_IO_Q3_6_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x74
#define ARRIA10_PINMUX_SHARED_IO_Q3_7_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x78
#define ARRIA10_PINMUX_SHARED_IO_Q3_8_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x7c
#define ARRIA10_PINMUX_SHARED_IO_Q3_9_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x80
#define ARRIA10_PINMUX_SHARED_IO_Q3_10_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x84
#define ARRIA10_PINMUX_SHARED_IO_Q3_11_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x88
#define ARRIA10_PINMUX_SHARED_IO_Q3_12_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x8c
#define ARRIA10_PINMUX_SHARED_IO_Q4_1_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x90
#define ARRIA10_PINMUX_SHARED_IO_Q4_2_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x94
#define ARRIA10_PINMUX_SHARED_IO_Q4_3_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x98
#define ARRIA10_PINMUX_SHARED_IO_Q4_4_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0x9c
#define ARRIA10_PINMUX_SHARED_IO_Q4_5_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0xa0
#define ARRIA10_PINMUX_SHARED_IO_Q4_6_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0xa4
#define ARRIA10_PINMUX_SHARED_IO_Q4_7_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0xa8
#define ARRIA10_PINMUX_SHARED_IO_Q4_8_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0xac
#define ARRIA10_PINMUX_SHARED_IO_Q4_9_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0xb0
#define ARRIA10_PINMUX_SHARED_IO_Q4_10_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0xb4
#define ARRIA10_PINMUX_SHARED_IO_Q4_11_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0xb8
#define ARRIA10_PINMUX_SHARED_IO_Q4_12_ADDR ARRIA10_PINMUX_SHARED_3V_IO_GRP_ADDR + 0xbc
#define ARRIA10_PINMUX_SHARED_IO_Q1_I2C 0
#define ARRIA10_PINMUX_SHARED_IO_Q1_EMAC 1
#define ARRIA10_PINMUX_SHARED_IO_Q1_SPIS 2
#define ARRIA10_PINMUX_SHARED_IO_Q1_SPIM 3
#define ARRIA10_PINMUX_SHARED_IO_Q1_SDMMC 4
#define ARRIA10_PINMUX_SHARED_IO_Q1_USB 8
#define ARRIA10_PINMUX_SHARED_IO_Q1_QSPI 12
#define ARRIA10_PINMUX_SHARED_IO_Q1_UART 13
#define ARRIA10_PINMUX_SHARED_IO_Q1_NAND 14
#define ARRIA10_PINMUX_SHARED_IO_Q1_GPIO 15
#define ARRIA10_PINMUX_SHARED_IO_Q2_I2C 0
#define ARRIA10_PINMUX_SHARED_IO_Q2_SPIS 2
#define ARRIA10_PINMUX_SHARED_IO_Q2_SPIM 3
#define ARRIA10_PINMUX_SHARED_IO_Q2_EMAC 4
#define ARRIA10_PINMUX_SHARED_IO_Q2_USB 8
#define ARRIA10_PINMUX_SHARED_IO_Q2_UART 13
#define ARRIA10_PINMUX_SHARED_IO_Q2_NAND 14
#define ARRIA10_PINMUX_SHARED_IO_Q2_GPIO 15
#define ARRIA10_PINMUX_SHARED_IO_Q3_I2C 0
#define ARRIA10_PINMUX_SHARED_IO_Q3_EMAC0 1
#define ARRIA10_PINMUX_SHARED_IO_Q3_SPIS 2
#define ARRIA10_PINMUX_SHARED_IO_Q3_SPIM 3
#define ARRIA10_PINMUX_SHARED_IO_Q3_EMAC1 8
#define ARRIA10_PINMUX_SHARED_IO_Q3_UART 13
#define ARRIA10_PINMUX_SHARED_IO_Q3_NAND 14
#define ARRIA10_PINMUX_SHARED_IO_Q3_GPIO 15
#define ARRIA10_PINMUX_SHARED_IO_Q4_I2C 0
#define ARRIA10_PINMUX_SHARED_IO_Q4_EMAC0 1
#define ARRIA10_PINMUX_SHARED_IO_Q4_SPIS 2
#define ARRIA10_PINMUX_SHARED_IO_Q4_SPIM 3
#define ARRIA10_PINMUX_SHARED_IO_Q4_SDMMC 4
#define ARRIA10_PINMUX_SHARED_IO_Q4_EMAC1 8
#define ARRIA10_PINMUX_SHARED_IO_Q4_QSPI 12
#define ARRIA10_PINMUX_SHARED_IO_Q4_UART 13
#define ARRIA10_PINMUX_SHARED_IO_Q4_NAND 14
#define ARRIA10_PINMUX_SHARED_IO_Q4_GPIO 15
#define ARRIA10_PINMUX_DEDICATED_IO_1_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x00
#define ARRIA10_PINMUX_DEDICATED_IO_2_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x04
#define ARRIA10_PINMUX_DEDICATED_IO_3_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x08
#define ARRIA10_PINMUX_DEDICATED_IO_4_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x0c
#define ARRIA10_PINMUX_DEDICATED_IO_5_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x10
#define ARRIA10_PINMUX_DEDICATED_IO_6_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x14
#define ARRIA10_PINMUX_DEDICATED_IO_7_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x18
#define ARRIA10_PINMUX_DEDICATED_IO_8_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x1c
#define ARRIA10_PINMUX_DEDICATED_IO_9_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x20
#define ARRIA10_PINMUX_DEDICATED_IO_10_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x24
#define ARRIA10_PINMUX_DEDICATED_IO_11_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x28
#define ARRIA10_PINMUX_DEDICATED_IO_12_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x2c
#define ARRIA10_PINMUX_DEDICATED_IO_13_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x30
#define ARRIA10_PINMUX_DEDICATED_IO_14_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x34
#define ARRIA10_PINMUX_DEDICATED_IO_15_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x38
#define ARRIA10_PINMUX_DEDICATED_IO_16_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x3c
#define ARRIA10_PINMUX_DEDICATED_IO_17_ADDR ARRIA10_PINMUX_DEDICATED_IO_GRP_ADDR + 0x40
#define ARRIA10_PINCFG_DEDICATED_IO_BANK_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x00
#define ARRIA10_PINCFG_DEDICATED_IO_1_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x04
#define ARRIA10_PINCFG_DEDICATED_IO_2_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x08
#define ARRIA10_PINCFG_DEDICATED_IO_3_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x0c
#define ARRIA10_PINCFG_DEDICATED_IO_4_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x10
#define ARRIA10_PINCFG_DEDICATED_IO_5_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x14
#define ARRIA10_PINCFG_DEDICATED_IO_6_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x18
#define ARRIA10_PINCFG_DEDICATED_IO_7_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x1c
#define ARRIA10_PINCFG_DEDICATED_IO_8_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x20
#define ARRIA10_PINCFG_DEDICATED_IO_9_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x24
#define ARRIA10_PINCFG_DEDICATED_IO_10_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x28
#define ARRIA10_PINCFG_DEDICATED_IO_11_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x2c
#define ARRIA10_PINCFG_DEDICATED_IO_12_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x30
#define ARRIA10_PINCFG_DEDICATED_IO_13_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x34
#define ARRIA10_PINCFG_DEDICATED_IO_14_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x38
#define ARRIA10_PINCFG_DEDICATED_IO_15_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x3c
#define ARRIA10_PINCFG_DEDICATED_IO_16_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x40
#define ARRIA10_PINCFG_DEDICATED_IO_17_ADDR ARRIA10_PINMUX_CFG_DEDICATED_IO_GRP_ADDR + 0x44
enum arria10_pinmux_io_addr {
arria10_pinmux_shared_io_q1_1,
arria10_pinmux_shared_io_q1_2,
arria10_pinmux_shared_io_q1_3,
arria10_pinmux_shared_io_q1_4,
arria10_pinmux_shared_io_q1_5,
arria10_pinmux_shared_io_q1_6,
arria10_pinmux_shared_io_q1_7,
arria10_pinmux_shared_io_q1_8,
arria10_pinmux_shared_io_q1_9,
arria10_pinmux_shared_io_q1_10,
arria10_pinmux_shared_io_q1_11,
arria10_pinmux_shared_io_q1_12,
arria10_pinmux_shared_io_q2_1,
arria10_pinmux_shared_io_q2_2,
arria10_pinmux_shared_io_q2_3,
arria10_pinmux_shared_io_q2_4,
arria10_pinmux_shared_io_q2_5,
arria10_pinmux_shared_io_q2_6,
arria10_pinmux_shared_io_q2_7,
arria10_pinmux_shared_io_q2_8,
arria10_pinmux_shared_io_q2_9,
arria10_pinmux_shared_io_q2_10,
arria10_pinmux_shared_io_q2_11,
arria10_pinmux_shared_io_q2_12,
arria10_pinmux_shared_io_q3_1,
arria10_pinmux_shared_io_q3_2,
arria10_pinmux_shared_io_q3_3,
arria10_pinmux_shared_io_q3_4,
arria10_pinmux_shared_io_q3_5,
arria10_pinmux_shared_io_q3_6,
arria10_pinmux_shared_io_q3_7,
arria10_pinmux_shared_io_q3_8,
arria10_pinmux_shared_io_q3_9,
arria10_pinmux_shared_io_q3_10,
arria10_pinmux_shared_io_q3_11,
arria10_pinmux_shared_io_q3_12,
arria10_pinmux_shared_io_q4_1,
arria10_pinmux_shared_io_q4_2,
arria10_pinmux_shared_io_q4_3,
arria10_pinmux_shared_io_q4_4,
arria10_pinmux_shared_io_q4_5,
arria10_pinmux_shared_io_q4_6,
arria10_pinmux_shared_io_q4_7,
arria10_pinmux_shared_io_q4_8,
arria10_pinmux_shared_io_q4_9,
arria10_pinmux_shared_io_q4_10,
arria10_pinmux_shared_io_q4_11,
arria10_pinmux_shared_io_q4_12,
arria10_pinmux_dedicated_io_1,
arria10_pinmux_dedicated_io_2,
arria10_pinmux_dedicated_io_3,
arria10_pinmux_dedicated_io_4,
arria10_pinmux_dedicated_io_5,
arria10_pinmux_dedicated_io_6,
arria10_pinmux_dedicated_io_7,
arria10_pinmux_dedicated_io_8,
arria10_pinmux_dedicated_io_9,
arria10_pinmux_dedicated_io_10,
arria10_pinmux_dedicated_io_11,
arria10_pinmux_dedicated_io_12,
arria10_pinmux_dedicated_io_13,
arria10_pinmux_dedicated_io_14,
arria10_pinmux_dedicated_io_15,
arria10_pinmux_dedicated_io_16,
arria10_pinmux_dedicated_io_17,
arria10_pincfg_dedicated_io_bank,
arria10_pincfg_dedicated_io_1,
arria10_pincfg_dedicated_io_2,
arria10_pincfg_dedicated_io_3,
arria10_pincfg_dedicated_io_4,
arria10_pincfg_dedicated_io_5,
arria10_pincfg_dedicated_io_6,
arria10_pincfg_dedicated_io_7,
arria10_pincfg_dedicated_io_8,
arria10_pincfg_dedicated_io_9,
arria10_pincfg_dedicated_io_10,
arria10_pincfg_dedicated_io_11,
arria10_pincfg_dedicated_io_12,
arria10_pincfg_dedicated_io_13,
arria10_pincfg_dedicated_io_14,
arria10_pincfg_dedicated_io_15,
arria10_pincfg_dedicated_io_16,
arria10_pincfg_dedicated_io_17,
arria10_pinmux_rgmii0_usefpga,
arria10_pinmux_rgmii1_usefpga,
arria10_pinmux_rgmii2_usefpga,
arria10_pinmux_i2c0_usefpga,
arria10_pinmux_i2c1_usefpga,
arria10_pinmux_i2cemac0_usefpga,
arria10_pinmux_i2cemac1_usefpga,
arria10_pinmux_i2cemac2_usefpga,
arria10_pinmux_nand_usefpga,
arria10_pinmux_qspi_usefpga,
arria10_pinmux_sdmmc_usefpga,
arria10_pinmux_spim0_usefpga,
arria10_pinmux_spim1_usefpga,
arria10_pinmux_spis0_usefpga,
arria10_pinmux_spis1_usefpga,
arria10_pinmux_uart0_usefpga,
arria10_pinmux_uart1_usefpga,
arria10_pinmux_max
};
#endif
|
